ビット・ベクタを利用した選択的命令再発行機構

概要

将来のスーパスカラ・プロセッサでは、配線遅延の増大により、命令を発行してから実行ユニットで実行を開始するまでの時間が増大すると考えられる。これは、可変長レイテンシ命令に依存する命令の投機的な命令スケジューリングを増やし、投機ミスによる命令の無効化／再発行を増やすことになる。　我々は、ビット・ベクタを用いて特定の命令に依存する全ての命令を記述することにより、短時間に選択的な無効化を行う方法を提案している。

URL

http://www.lab3.kuis.kyoto-u.ac.jp/

産業界への展開例・適用分野

本提案は多命令発行のスーパスカラ・プロセッサの構成を前提としているため、現在の一般的なPC用プロセッサやサーバ用プロセッサに対しての適用が考えられる。配線遅延の増大に伴うパイプライン段数増加により、投機ミスした命令が増大するが、本提案により、投機ミスした命令の実行継続による消費電力を削減できるとも考える。

展示責任者

氏名: 嶋田 創

所属: 情報学研究科 通信情報システム専攻 コンピュータ工学講座 計算機アーキテクチャ分野（富田研）

役職: 助教