製造ばらつきを利用したFPGAの速度と歩留まり向上

概要

微細化により製造されたLSIの性能はチップ間、 チップ内でばらつく。 従来は、 ばらつきを抑える手法が一般的であったが、 ばらつきをそのまま利用するという逆転の発送を用いて、 LSIの歩留まりと速度を向上させる研究を行なっている。  図にその概略を示す。 従来の固定機能のASICでは、 ばらつきにより性能が異なると動作しないチップが出てくる。 一方FPGAに代表される再構成可能な回路ではばらついた特性に応じて回路を配置し、 速度と歩留まりを向上させることができる。

URL

http://kazunoko.kuee.kyoto-u.ac.jp/~kobayasi/var/

産業界への展開例・適用分野

現在、 STARC(半導体理工学研究センター)との共同研究により、 本研究を進めている。 固定機能のASICの一部に再構成性を取り入れ、 本手法を適用することで、 歩留まりと速度の向上を行なう。 45nm以降のばらつきが顕在化するプロセスでの適用を目指している。

展示責任者

氏名: 小林 和淑

所属: 情報学研究科 通信情報システム専攻 集積システム工学講座 大規模集積回路分野（小野寺研）

役職: 准教授